摘要：
电子设计自动化实验讲义辽宁大学信息科学与技术学院二零一零年八月实验一EDA设计软件的使用„„„„„„„„„„„„„„实验二组合逻辑电路设计„„„„„„„„„„„..... 电子设计自动化实验讲义辽宁大学信息科学与技术学院二零一零年八月实验一EDA设计软件的使用„„„„„„„„„„„„„„实验二组合逻辑电路设计„„„„„„„„„„„„„„„21实验三进制计数器设计„„„„„„„„„„„„„„„22实验四移位寄存器设计„„„„„„„„„„„„„„„„23实验五用状态机设计实现ADC0809采样控制器„„„„„„24实验六数字频率计设计„„„„„„„„„„„„„„„„26实验七任意波形发生器设计„„„„„„„„„„„„„„28实验八电子秒表设计„„„„„„„„„„„„„„„„„31实验九VGA彩条控制器设计„„„„„„„„„„„„„„32实验十PS/2键盘接口设计„„„„„„„„„„„„„„„33附录实验一EDA设计软件的使用实验目的通过本次实验熟悉EDA设计软件——Quartus。掌握原理图输入、文本编辑、波形编辑、时序仿真、引脚设置和下载等设计方法。实验仪器与器件PC机、EDA综合实验箱预习内容Quartus软件的原理图输入、文本编辑、波形编辑、时序仿真、引脚设置和下载等设计方法。在顶层编辑窗中设计好全加器2、一个位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。
多路选择器的设计，熟悉使用文本输入、波形编辑、模拟仿真等设计方法，以及引脚锁定、编程下载/配置。见《EDA技术实用教程》95位全加器的设计，熟悉使用原理图输入、波形编辑、模拟仿真等设计方法，以及引脚锁定、编程下载/配置。《EDA技术实用教程》116页-119位全加器的设计方法，熟悉应用原理图输入设计方法实现层次化设计和应用文本输入设计方法实现层次化设计，以及引脚锁定、编程下载/配置。应用所设计的位全加器，分别应用原理图输入法和文本输入法实现，注意元件例化语句的使用。实验报告要求1、叙述设计原理、设计步骤，给出所设计实现的VHDL代码或原理图。2、对仿真结果进行理论分析，找出产生误差的原因，提出较少实验误差的措施。3、详细记录组装、调试和测试过程中发生的故障和问题，进行故障分析和说明故障排除的过程及方法。4、认真写出对本次实验的心得体会及意见，以及改进实验的建议。实验二组合逻辑电路设计实验目的学习组合逻辑电路的设计、仿真和硬件测试。实验仪器与器件PC机、EDA综合实验箱1、8-3编码器和一个16-4优先编码器的基本原理、逻辑真值表。2、4-16译码器的基本原理、逻辑真值表。位二进制数据比较器的设计原理。
4、CASE语句和实验原理参考《数字电子技术》中编码器、优先编码器、数据比较器的基本原理。实验内容1、应用文本输入方式设计实现8-3编码器和16-4优先编码器，要求进行编译、仿真，仿真结果正确。掌握CASE语句和IF语句的使用方法。2、应用文本输入方式设计实现4-16译码器，要求进行编译、仿真，仿真结果正确。3、设计实现一个实验报告要求1、叙述设计原理、设计步骤，给出所设计实现的VHDL代码或原理图。2、对仿真结果进行理论分析，找出产生误差的原因，提出较少实验误差的措施。3、详细记录组装、调试和测试过程中发生的故障和问题，进行故障分析和说明故障排除的过程及方法。4、认真写出对本次实验的心得体会及意见，以及改进实验的建议。实验三实验仪器与器件PC机、EDA综合实验箱预习内容1、应用VHDL语言描述不同复位方式、清零方式实验原理参考《数字电子技术》中计数器的基本原理及《VHDL实用教程》中VHDL描述复位方式、清零方式的相关语句。十进制计数器。2、设计并实现一个带计数使能及异步清位计数器。3、设计并实现一个带计数使能及异步清实验报告要求1、叙述设计原理、设计步骤，给出所设计实现的VHDL代码或原理图。
2、对仿真结果进行理论分析，找出产生误差的原因，提出较少实验误差的措施。3、详细记录组装、调试和测试过程中发生的故障和问题，进行故障分析和说明故障排除的过程及方法。4、认真写出对本次实验的心得体会及意见，以及改进实验的建议。实验四移位寄存器设计实验目的学习时序逻辑电路——移位寄存器的设计、仿真和硬件测试。PC机、EDA综合实验箱应用VHDL语言描述不同移位方式的移位寄存器。实验原理应用VHDL语言描述不同输入方式和输出方式移位寄存器的设计原理。位串入/并出左移移位寄存器要求：输入的数据是每次一位依序进入，故输入、输出信号之间有间的延迟。为了过滤中间没用的数据，只读取完整的存储数据，实用上可将取样脉冲的周期设定成CLK脉冲的四倍，也就是说，每经过CLK脉冲后再读取数据一次，便能每次读取都得到正确的数据。位并入/串出右移移位寄存器要求：输入的数据是CLK脉冲后串行输出设计4位串入/串出右移移位寄存器要求：输入的数据是每次一位依序进入，故输入、输出信号之间有CLK时间的延迟。经过CLK脉冲后依次串行输出设计4位并入/并出左移移位寄存器。要求：输入的数据是CLK脉冲后并行输出位数据，其中数据发生左移。
实验报告要求1、叙述设计原理、设计步骤，给出所设计实现的VHDL代码或原理图。2、对仿真结果进行理论分析，找出产生误差的原因，提出较少实验误差的措施。3、详细记录组装、调试和测试过程中发生的故障和问题，进行故障分析和说明故障排除的过程及方法。4、认真写出对本次实验的心得体会及意见，以及改进实验的建议。实验五用状态机设计实现ADC0809采样控制器一、实验目的学习用状态机对ADC0809的采样控制电路的实现。实验仪器与器件PC机、EDA综合实验箱应用VHDL语言描述状态机的方法。ADC0809采样控制器的工作原理及工作时序。实验原理ADC0809为单极性输入，8位转换逐次逼近转换器，可对0~5V路模拟信号分时进行转换，完成一次转换的时间约为100微秒。其中D7~D0路通道选择地址；START信号是转换启动信号，上升沿有效；EOC为状态结束标志，低电平转为高电平时转换结束；OE为数据输出允许信号，高电平有效；ALE为地址锁存允许信号；LOCK为数据锁存信号。在转换开始前，ADC0809需要在ALE上升沿控制下，将路通道选择地址锁入锁存器，以确定转换信号通道；然后在时钟的下降沿产生START信号启动转换，这时ADC0809EOC信号由高电平转为低电平，开始数据转换，直到EOC信号低电平转为高电平时转换结束；之后使能OE信号，使转换数据输出。
采样控制器与ADC0809连接图ADC0809工作时序分析ADC0809采样控制器的时序，划分状态，并画出状态图，实现VHDL描述，进行仿真测试及硬件测试。8-2进行文本编辑输入和仿真测试；给出仿真波形。最后进行引脚锁定并进行测试，硬件验证例8-2电路对ADC0809的控制功能。测试步骤：建议选择电路模式No.5，由对应的电路图可见，ADC0809 换时钟CLK 已经事先接有 750kHz 的频率，引脚锁定为：START PIO34，OE（ENABLE）接 PIO35，EOC PIO33，状态机时钟CLK 输出数据线接PIO23～PIO16，锁存输出 显示于数码8/数码 7(PIO47～ PIO40)。 10 实验操作：将GW48 EDA 系统左下角的拨码开关的 向下拨，其余向上，即使 0809 工作使能，及使 FPGA 能接受来自 0809 转换结束的信号（对 GW48-CK系统，左下角选择插针处的“转换结束”和“A/D 短路帽短接）。下载ADC0809 ADCINT.sof到实验板的 FPGA 中；clock0 的短路帽接可选 12MHz、6MHz、65536Hz 等频率；按动一次右侧的复位键； 用螺丝刀旋转 GW48 系统左下角的精密电位器，以便为 ADC0809 提供变化 的待测模拟信号（注意，这时必须在例 8-2 中赋值：ADDA '1'，这样就能通过实验系统左下的 AIN1 输入端与电位器相接，并将信号输入 0809 IN1端）。
这时数码管 将显示ADC0809 采样的数字值（16 进制），数据来 FPGA的输出。数码管 也将显示同样数据，此数据直接来自0809 的数据口。实验结束后注意将拨码开关拨向默认：仅“4”向下。 六、实验报告要求 1、叙述设计原理、设计步骤，给出所设计实现的 VHDL 代码或原理图。 2、对仿真结果进行理论分析，找出产生误差的原因，提出较少实验误差的措施。 3、详细记录组装、调试和测试过程中发生的故障和问题，进行故障分析和说明故 障排除的过程及方法。 4、认真写出对本次实验的心得体会及意见，以及改进实验的建议。 实验六 数字频率计设计 实验目的设计 实验仪器与器件PC 机、EDA 综合实验箱 三、预习内容 频率的定义和频率测量的基本原理。 11 四、实验原理
